课程背景
随着芯片的功能逐渐增多以及愈发难以理解，通过仿真器一的波形去检查验证设计变得越来越困难了。为了缩短和简化验证时间，我们需要标准化验证平台。由于RTL代码是使用verilog语言，但是验证没有标准化，不能够重复利用。而UVM能够提供标准化测试平台，目前市面上很多IC公司都已经在使用UVM，并且越来越多的公司开始转向使用UVM，UVM已经得到了市场的验证。
课程目标
1.掌握当下流行的通用验证方法学（UVM）的各种组件搭建方式，使用sequence机制、factory机制、callback机制、寄存器模型等搭建验证平台，通过手撕代码，对重点内容加深理解。
2.灵活使用UVM高级功能，如sequence机制、factory机制等。
3.掌握如何编写代码才能保证其可重用性。
课程设计原则
1.秉承以案例驱动为主线的教学原则，结合实例的方法学习理论知识，让学生快速学会搭建UVM测试平台，提高知识接受度和学习效率。
2.秉承"精讲多练"重视实践操作的教学原则，注重实际代码的编写分析，学以致用，突出实践操作在本课程学习中的重要作用。
购买提示
购买后如何学习课程？
方式一：点击课程购买页右上角“登陆”，登陆网易公开课后，点击“我的公开课”——“我的订单”即可找到已购课程。
方式二：推荐使用手机下载“网易公开课”APP，用购买课程时的账号登录，在底部点击“我”—“已购”即可选择已购课程听课。
在电脑网页上如何查看课程目录？
点击课程视频播放页右上角“目录”，可以查看课程目录。如果课程是正在更新中的课程，请仔细查看课程介绍页的更新周期。
如何下载课程？
付费课程不支持缓存或下载。
课程是虚拟产品，购买后无法退款或转让，请确认后下单。
网易公开课联系方式：
a.如无法正常观看学习，请添加助手天天微信：zhiku0802
b. 寻求共学伙伴，请添加助手悦悦微信：zxyopen
